Передовые инженерные школы

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

Передовая инженерная школа «Средства проектирования и производства электронной компонентной базы»

Магистерская программа «Вычислительные системы и ЭКБ»
Дисциплина:
«Цифровой дизайн. Синтез RTL»

Лабораторная работа 01 –

RTL-to-netlist синтез и роль SDC

Кузьмин Павел Андреевич

2025 год

RTL-to-NETLIST

Теоретическая часть

Простыми словами можно сказать, что проектирование ЦИС – это переход от представления поведенческой модели устройства к полупроводникам, металлам, диэлектрикам и тому, как они взаимодействуют.

1) **Behavioral level** - самый высокий уровень абстракции. Описывается функциональность системы без учета конкретных деталей реализации.
2) **RTL** - описывает структуру и поведение системы с точки зрения регистров и логических операций, которые выполняются над ними.
3) **Gate level** - проект описывается в терминах логических вентилей и их соединений. Здесь используются базовые логические элементы, такие как AND, OR, NOT и т.д.
4) **Switching level** - уровень, на котором учитываются физические свойства логических элементов, такие как задержки переключения и уровни напряжения. На этом уровне моделируются не только логические функции, но и временные характеристики элементов



Инициализация дизайна Genus (минимум)



Инициализация дизайна Innovus (минимум)



Временные ограничения

Ниже представлен временной пусть между парой тактируемых элементов



Ниже представлен временная диаграмма при соблюдении setup и hold time



Setup time – время которое данные должны быть стабильные до прибытия тактового сигнала;
Hold time - время которое данные должны быть стабильные после прибытия тактового сигнала;
Worst negative slack (WNS) – критический путь, который показывает самый пессимистичный временной путь для соблюдения setup или hold time;

sdc

В данной работе будут использоваться только следующие sdc

```
create_clock -name clk -period 100 -waveform {0 50} [get_ports "CK"]

set_input_delay 0.01 [all_inputs] -clock [get_clocks "clk"]
set_output_delay 0.01 [all_outputs] -clock [get_clocks "clk"]
```

Потом будет побольше инфы

Структура Analysis view

Теоретическая часть

Ниже представлена структура **analysis view**.
Он используется при временной анализе (STA) и при создании MMMC



Команда	Комментарий
Create_library_set	Эта команда создает набор из временных библиотек
Create_timing_condition	Эта команда описывает конкретные условия синхронизации
Create_rc_corner	Команда создает rc угол, который использует таблицы емкостей и снижает значение сопротивления в зависимости от температуры, используя файл qrctech
Create_delay_corner	Команда создает угол вычисления задержки используя наборы библиотек и rc-углы
Create_constraint_mode	Команда создает режимы ограничений используя файл sdc
Create_analysis_view	Команда создает объект аналитического представления, который связывает угол задержки и режим работы

Если нужно добавить условия при которых работает устройство, то нужно добавить delay corner;
Если нужно добавить режим работы, то нужно добавить файл sdc.

Создание Analysis view

Теоретическая часть

Создание library sets

Создание timing conditions

Создание rc corners

Создание delay corners

Создание constraint modes

Создание analysis views

Установка analysis views

```
create_library_set -name min_timing\
   -timing ../lib/fast_vdd1v0_basicCells.lib

create_timing_condition -name default_mapping_tc_2\
   -library_sets min_timing
create_timing_condition -name default_mapping_tc_1\
   -library_sets max_timing

create_rc_corner -name rccorners\
   -cap_table ../captable/cln28hpl_1p10m+alrdl_5x2yu2yz_typical.capTbl\
   -pre_route_res 1\
   -post_route_res 1\
   -pre_route_cap 1\
   -post_route_cap 1\
   -post_route_cross_cap 1\
   -pre_route_clock_res 0\
   -pre_route_clock_cap 0\
   -qrc_tech ../QRC_Tech/gpdk045.tch

create_delay_corner -name max_delay\
   -timing_condition {default_mapping_tc_1}\
   -rc_corner rccorners
create_delay_corner -name min_delay\
   -timing_condition {default_mapping_tc_2}\
   -rc_corner rccorners

create_constraint_mode -name sdc_cons\
   -sdc_files\
    counter_sdc.sdc

create_analysis_view -name wc -constraint_mode sdc_cons -delay_corner max_delay
create_analysis_view -name bc -constraint_mode sdc_cons -delay_corner min_delay
```

```
set_analysis_view -setup wc -hold bc
```

Set_db и get_db

Теоретическая часть

Функция Set_db используется для установки или обновления атрибутов в базе данных.
get_db предназначена для извлечения информации из базы данных приложения

```
@genus:root: 44> get_db insts .name
```

Команда Объект Атрибут, который указывается через "."

Можно вывести сразу все возможные атрибуты объекта.
Get_db <объект> .*

```
@genus:root: 37> get_db hinst:dtmf_recvr_core/RAM_128x16_TEST_INST .*
Object: hinst:dtmf_recvr_core/RAM_128x16_TEST_INST
  area:                    NC
  base_name:               RAM_128x16_TEST_INST
  bbox:                    no_value
  box_has_aocv_derate:     false
  box_has_ocv_derate:      false
  constants:               NC
  design:                  design:dtmf_recvr_core
  dft_abstract_dont_scan:  false
  dft_dont_scan:           inherited
  dft_force_blackbox_for_atpg:  none
  dft_hier_instance_for_dedicated_wrapper:  false
  dft_is_blackbox_for_atpg:  false
  dft_part_of_segment:     {}
  dft_scan_chain:          NC
  dont_retime:             false
  dont_touch:              none
  dont_touch_effective:    false
  dont_touch_sources:      {user none} {parent false} {module false} {read_only_effective false}
  dont_use_base_cell_set:  {}
  early_fall_cell_check_derate_factor:  1.0
  early_fall_clk_cell_derate_factor:  1.0
  early_fall_clk_check_derate_factor:  1.0
  early_fall_data_cell_derate_factor:  1.0
  early_rise_cell_check_derate_factor:  1.0
  early_rise_clk_cell_derate_factor:  1.0
```

Пример

Поиск комбинативных элементов в дизайне

```
get_db insts -if {.is_comb == true }
```

Поиск портов направление которых "outout"

```
get_db ports -if {.direction == inout}
```

Определение, какие пины имеет элемент DIGIT_REG_INST_digit_out_reg[4]

```
get_db inst:dtmf_recvr_core/DIGIT_REG_INST_digit_out_reg[4] .pins
```

Поиск портов направление которых "in"

```
get_db hpins -if {.direction == in}
```

Не забывайте, что мы можете написать несколько букв команды и нажать несколько разTAB. Если команды с подобным началом в названии существуют, то в терминале будет представлен их список

```
@genus:root: 26> get_db pi
pi_parser_error_on_missing_objects  pi_parser_honor_avoided_cells  pin:  pins
pinstance:                          pinstances
```

report_qor

Теоретическая часть

QOR (Quality of Results) — описывает качество результатов, полученных в процессе проектирования. QOR включает в себя несколько аспектов:

- Временные характеристики
- Площадь
- Энергопотребление
- Runtime

Описание

1) Информация о тактовых сигналах
2) Информация о соблюдении временных ограничений по setup. Появляется понятие slack, который определяет временной запас
3) Информация о количестве элементов
4) Информация о занимаемой площади и runtime

Пример

```
Timing
--------

Analysis view Clock Period
--------------------------
typ           clk   10.000

Analysis   Cost   Critical         Violating
 View    Group  Path Slack  TNS     Paths
--------------------------------------------
typ          clk      2.657 0.000         0
 default   No paths 0.000         0
--------------------------------------------
Total                        -0.0         0

Instance Count
--------------
Leaf Instance Count             1975
Physical Instance count            0
Sequential Instance Count          1
Combinational Instance Count    1974
Hierarchical Instance Count        1

Area
----
Cell Area                          71955.299
Physical Cell Area                 0.000
Total Cell Area (Cell+Physical)    71955.299
Net Area                           15124.883
Total Area (Cell+Physical+Net)     87080.182

Max Fanout                         145 (alu_B[0])
Min Fanout                         1 (alu_out[0])
Average Fanout                     2.5
Terms to net ratio                 3.3920
Terms to instance ratio            3.7458
Runtime                            40.645518 seconds
Elapsed Runtime                    38 seconds
Genus peak memory usage            1355.07
Innovus peak memory usage          no_value
Hostname                           miet-cad-01
```

1

2

3

4

report_timing_summary

Теоретическая часть

Информация о соблюдении временных ограничений по группам.

Slack – временной запас. Равен разнице требуемого прибытия сигнала данных относительно тактового сигнала (required time) к фактическому времени прибытия (arrival time)
WNS (Worst negative slack) – худшее значение slack;
TNS (Total negative slack) – суммарное значение отрицательного slack

Пример

```
# SETUP                 WNS    TNS    FEP
# ----------------------------------------
  View: ALL           2.657  0.000      0
    Group : in2out      N/A    N/A    N/A
    Group : in2reg    2.657  0.000      0
    Group : reg2out   5.892  0.000      0
    Group : reg2reg     N/A    N/A    N/A

# ----------------------------------------
# DRV                        WNS     TNS   FEP
# ------------------------------------------------
  View: ALL
    Check: max_transition     N/A     N/A     0
    Check: max_capacitance   -1.9  -121.6    64
    Check: max_fanout         N/A     N/A     0

# ------------------------------------------------
```

report_power

Теоретическая часть

Информация о потреблении по каждой категории.

Leakage power – это энергия, которая теряется в виде тепла через полупроводниковые устройства, когда они находятся в состоянии покоя

Internal power - это энергия, потребляемая схемой на внутренние процессы, такие как:

- Состояние зарядки и разрядки: когда логические элементы переключаются между состояниями
- Состояние активного использования: это мощность, необходимая для поддержания работы логических элементов

Switching power - это энергия, потребляемая схемой в процессе переключения логических состояний

Пример

```
Instance: /top
Power Unit: W
PDB Frames: /stim#0/frame#0
  ----------------------------------------------------------------------
  | Category         Leakage     Internal    Switching        Total    Row%
  ----------------------------------------------------------------------
  |   memory     4.95039e-08  2.23350e-03  1.97078e-06  2.23552e-03  73.81%
  | register     0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
  |    latch     0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
  |    logic     2.79221e-07  3.95843e-04  3.96610e-04  7.92732e-04  26.17%
  |     bbox     0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
  |    clock     0.00000e+00  0.00000e+00  5.47200e-07  5.47200e-07   0.02%
  |      pad     0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
  |       pm     0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
  ----------------------------------------------------------------------
  | Subtotal     3.28725e-07  2.62934e-03  3.99128e-04  3.02880e-03 100.00%
  Percentage           0.01%       86.81%       13.18%      100.00% 100.00%
  ----------------------------------------------------------------------
```

check_timing

Теоретическая часть

```
check_timing  -verbose
```

Отчёт check_timing -verbose используется для проверки корректности временных ограничений (SDC), а не для анализа качества синтеза. Данный отчёт позволяет понять, как инструмент интерпретировал заданные ограничения и можно ли доверять результатам timing-анализа.

Типичные ошибки, выявляемые check_timing:

- отсутствует команда create_clock;
- неверно указано имя clock-порта;
- input/output delay заданы без привязки к clock;
- интерфейсные пути остались unconstrained.

Пример

```
Lint summary
 Unconnected/logic driven clocks                                  0
 Sequential data pins driven by a clock signal                    0
 Sequential clock pins without clock waveform                  1426
 Sequential clock pins with multiple clock waveforms              0
 Generated clocks without clock waveform                          0
 Generated clocks with incompatible options                       0
 Generated clocks with multi-master clock                         0
 Paths constrained with different clocks                          0
 Loop-breaking cells for combinational feedback                   0
 Nets with multiple drivers                                       0
 Timing exceptions with no effect                                 0
 Suspicious multi_cycle exceptions                                0
 Pins/ports with conflicting case constants                       0
 Inputs without clocked external delays                          39
 Outputs without clocked external delays                        304
 Inputs without external driver/transition                       39
 Outputs without external load                                  304
 Exceptions with invalid timing start-/endpoints                  0

                                                   Total:      2112
```

Настройка окружения

Описание как подготовить свою папку к работе, написано в ./labs_digital_flow/lab1/ReadMe

```
1   ##############################################
2   PREPARING DESIGN ENVIRONMENT
3   ##############################################
4
5   Before running Genus or Innovus, prepare the design environment variables.
6
7   For example, assume you have the directory:
8   ./data/example
9
10  The environment directory consists of:
11
12  - floorplan/        (floorplan data for Innovus)
13  - rtl/              (optional; *.lst is required, another directory may be used)
14  - sdc/              (constraints)
15  - mmmc.view         (timing analysis configuration)
16  - env.sh     (environment setup file)
17
18  ##############################################
19  GENUS FAST RUN EXAMPLE
20  ##############################################
21
22  1) Open env.sh and set the following variables:
23
24  - ENV_DIR
25  - ENV_DESIGN
26  - ENV_LEF_FILES
27  - ENV_MMMC
28  - ENV_RTL_LIST
29  - ENV_INIT_HDL_SEARCH_PATH
30
31  2) Open mmmc.view and configure the following sections:
32
33  - lib_list_<your corners>
34  - create_rc_corner
35  - create_library_set
36  - create_opcond
37  - create_timing_condition
38  - create_delay_corner
39  - create_constraint_mode
40  - create_analysis_view
41  - set_analysis_view
```

```
43  3) Open actual_env.sh and add the following line at the beginning of the file:
44
45  source source ./example/env.sh
46
47  (the design environment you want to launch)
48
49  4) Open a terminal and add the Genus license.
50
51  5) Run synthesis:
52
53  ./run.sh -genus.syn
54
55  -- Synthesis has been launched successfully.
56
57  ##############################################
58  COMMON COMMANDS
59  ##############################################
60
61  Open terminal and load Cadence tools:
62
63  module load cadence/GENUS/21.14
64  module load cadence/INNOVUS/21.14
65  module load cadence/CONFRML/22.10.100
66  module load cadence/MODUS/19.10.000
67
68  Run flows:
69
70  ./run.sh -genus.syn        (simple Genus run)
71  ./run.sh -innovus.fp       (create floorplan)
72  ./run.sh -innovus.impl     (simple Innovus run)
73
74
75  ##############################################
76  RUN SUFFIX (OPTIONAL)
77  ##############################################
78
79  You can add a suffix to distinguish run directories.
80
81  Example:
82
83  ./run.sh -genus.syn -suffix test1
```

Создание floorplan

Из чего должен состоять floorplan:

1) Выставить необходимую плотность заполнения ячеек.(утилизация) (см. рисунок ниже)
2) Сделать route_special, чтобы создать stripe питания на первом металле
3) Расположить пины (как угодно)
4) Расположить хотя бы 1 placement blockage (как угодно). Чтобы занимали не менее 10% от общей площади кристалла

Необходимые команды вы можете найти внутри файла ./labs_digital_flow/flow_scripts/innovus.fp.tcl



Пример



Не располагайте пини и blockage как на примере

Задание

- Подготовьте окружение для дизайнов DMA и Async FIFO (./labs_digital_flow/lab1/data/)
- Напишите sdc согласно таблицы (см. следующий слайд)
- Сделать mmmc для трех углов tt, ff, ss;
- Сделайте синтез (genus.syn) и floorplan (innovus.fp) и топологию (innovus.impl) согласно таблице (см. следующий слайд) **(сводить дизайн не нужно)**
- Оформите отчет и добавьте в него
  - Скриншоты floorplan которые вы использовали
  - Сделайте скриншот отчета критического пути по setup in2reg (команда report_timing -late) и выделите, где находится информация про input delay
  - Заполните таблицу для двух дизайнов (см. следующий слайд)

Шаблон таблицы

Дизайн	**Процент утилизации** fp, %	**Период,** нс	**Set_input_delay / Set_output_delay** , % от периода	**WNS_setup / TNS_setup / VIOLATION path**	**WNS_hold / TNS_hold / VIOLATION path**	**Площадь кристалла**	**Площадь занимаемая элементами**	**Элемент который больше всех потребляет** genus/innovus
DMA	30	10	10					
			30					
		1	10					
			30					
	50	10	10					
			30					
		1	10					
			30					